福临芯（上海）科技有限公司 (Fulinxin (Shanghai) Technology Co., Ltd.) 招聘职位

负责存储控制器及DRAM测试引擎等创新项目的设计与开发，理解系统需求并制定规格说明。使用Verilog/SystemVerilog实现高性能、低面积、低功耗RTL设计，完成IP级仿真、回归测试、综合及

负责计算机系统内存子系统设计的先进验证工作,涵盖 AMBA5 CHI/AXI 总线桥、末级缓存及 DDRx 内存控制器等模块。主导 UVM 约束随机验证平台搭建、功能覆盖率分析、断言验证及仿真调试,使

负责编写高质量的技术文档，包括技术手册及工程规格说明与流程文件，与工程团队紧密协作，确保文档质量，为项目成功提供支持。

负责推进项目进度并解决技术问题，确保按时交付。与跨职能团队协作，从架构定义到产品交付全流程预判并解决阻碍项目交付的技术难题。

负责SoC设计及芯片调试全流程，与各团队协作交付PCIe硬件解决方案，完成微架构设计、复杂逻辑实现及仿真平台上的软硬件协同验证。

与IP架构师紧密合作，制定并记录平台及系统需求，确保IP块在复杂系统中功能最优。跨多个团队和组织协调IP集成与启用工作。

面向嵌入式处理器设计 DDR SDRAM 内存控制器及基于末级缓存架构的高性能 ASIC,涵盖微架构定义、RTL 逻辑设计及时序优化。运用 Synopsys 与 Cadence 工具链完成综合、验证、

负责设计、部署和维护可扩展的高性能计算平台,支持本地、云端及混合计算环境。提供现场 IT 基础设施、网络及设备部署维护等综合技术支持。

负责逻辑设计、合成、时序分析或验证测试覆盖工作，需具备计算机体系结构专业知识。设计岗需Verilog RTL实现经验，验证岗需掌握UVM等先进方法。

外企名录